# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-330415 (P2003-330415A)

(43)公開日 平成15年11月19日(2003.11.19)


(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード(参考)	
G 0 9 G	3/30		G09G	3/30	J	3 K O O 7	
	3/20	624	;	3/20	624B	5 C O 8 O	
		641			641D		
					641R		
H05B	33/14		H05B 3	3/14	Α	Α	
	·		審査請求	未請求	請求項の数19 (	OL (全 16 頁)	
(21)出願番号		特願2002-142365(P2002-142365)	(71)出願人	000005108			
				株式会社日立製作所			
(22)出願日		平成14年5月17日(2002.5.17)	}	東京都音	<b>千代田区神田駿河台</b>	台四丁目6番地	
			(72)発明者	景山 3	气		
				東京都區	国分寺市東恋ケ窪-	-丁目280番地	
				株式会社	生日立製作所中央研	开究所内	
			(72)発明者	秋元 显	<b>\$</b>		
				東京都區	国分寺市東恋ケ窪-	一丁目280番地	
				株式会社	生日立製作所中央研	开究所内	
			(74)代理人	1000750	96		
				弁理士	作田 康夫		
						最終質に続く	

## (54) 【発明の名称】 画像表示装置

# (57)【要約】

【課題】画素に発光素子がある画像表示装置で、解像度 が高く、γ補正が容易で、擬似輪郭が発生しない画像表 示装置を提供する。

【解決手段】 本発明の画像表示装置の画素回路には、発光素子への電流を、供給および遮断の2 状態で制御するスイッチ手段と、表示信号であるアナログ電圧信号とは無関係に前記スイッチ手段を2 状態のいずれかにプリセットするプリセット手段と、表示信号であるアナログ電圧信号に従ってスイッチ手段の状態を反転するリセット手段を具備している。



#### 【特許請求の範囲】

【請求項1】基板上に、複数の画素と、該画素に表示信号であるアナログ電圧信号を入力するための複数の信号線が形成され、前記画素のそれぞれには電流によって発光強度が変化する発光素子と、該発光素子を駆動するための画素回路が形成された画像表示装置であって、前記画素回路には、前記発光素子への電流を、供給および遮断の2状態で制御するスイッチ手段と、表示信号である前記アナログ電圧信号とは無関係に前記スイッチ手段を前記2状態のいずれかにブリセットするブリセット手段 10と、表示信号である前記アナログ電圧信号に従って前記スイッチ手段の状態を反転するリセット手段を具備することを特徴とする画像表示装置。

【請求項2】請求項1の画像表示装置であって、前記画 素回路は薄膜トランジスタを用いて形成されていること を特徴とする画像表示装置。

【請求項3】請求項1の画像表示装置であって、前記画素回路はnチャネル型あるいはpチャネル型のいずれか一方の薄膜トランジスタのみを用いて形成されているととを特徴とする画像表示装置。

【請求項4】請求項1の画像表示装置であって、前記スイッチ手段は、前記発光素子への電流を供給および遮断する少なくとも1つの薄膜トランジスタと、該薄膜トランジスタのゲート電極電圧を保持するキャパシタで構成されていることを特徴とする画像表示装置。

【請求項5】請求項4の画像表示装置であって、前記キャパシタは、前記プリセット手段および前記リセット手段により充電あるいは放電されることを特徴とする画像表示装置。

【請求項6】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段を具備していることを特徴とする画像表示装置。

【請求項7】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段を具備し、前記リセット手段には、三角波電圧信号が供給され、前記リセット手段は、前記記憶手段が記憶した前記アナログ電圧信号と前記三角波電圧信号を比較することで、前記スイッチ手段のリセットタイミングを決定することを特徴とする画像表示装置。

【請求項8】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段を具備し、前記リセット手段には、7特性を持った三角波電圧信号が供給され、前記リセット手段は、前記記憶手段が記憶した前記アナログ電圧信号と前記三角波電圧信号を比較することで、前記スイッチ手段のリセットタイミングを決定することを特徴とする画像表示装置。

【請求項9】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段を具備し、前記リセット手段には、三角波電圧信号が供給され、前記リセット手段は少なくとも1つの薄膜ト

ランジスタを具備し、前記リセット手段は、前記記憶手段が記憶した前記アナログ電圧信号と前記三角波電圧信号の差電圧を前記薄膜トランジスタのゲート電極に供給し、前記薄膜トランジスタのスレッショルド電圧と比較することで、前記スイッチ手段のリセットタイミングを決定することを特徴とする画像表示装置。

2

【請求項10】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段を具備し、前記記憶手段はキャパシタで構成されていることを特徴とする画像表示装置。

【請求項11】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段であるキャパシタを具備し、前記リセット手段は少なくとも1つの薄膜トランジスタを具備し、前記キャパシタの一方の電極は、前記薄膜トランジスタのゲート電極に、前記キャパシタのもう一方の電極は、前記信号線とに接続しており、前記信号線には、前記アナログ電圧信号と三角波電圧信号が時間的に分割して供給されることを特徴とする画像表示装置。

20 【請求項12】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段であるキャパシタを具備し、前記信号線の他に三角波電圧信号を供給する三角波供給配線を具備し、前記信号線に供給されるアナログ電圧信号と前記三角波供給配線に供給される三角波電圧信号のいずれかを選択して前記キャパシタに供給する選択手段を具備することを特徴とする画像表示装置。

【請求項13】請求項12の画像表示装置であって、前 記選択手段は、前記三角波供給配線と、前記信号線にそ れぞれ接続する2つの薄膜トランジスタで構成されてい ることを特徴とする画像表示装置。

【請求項14】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段を具備し、前記リセット手段には、三角波電圧信号が供給され、前記リセット手段は、前記記憶手段が記憶した前記アナログ電圧信号と前記三角波電圧信号を比較する1つの薄膜トランジスタを具備し、前記リセット手段は、前記薄膜トランジスタのスレッショルド電圧をキャンセルするためのスレッショルド電圧キャンセル手段を具備することを特徴とする画像表示装置。

【請求項15】請求項14の画像表示装置であって、前記スレッショルド電圧キャンセル手段は、前記リセット手段が具備する薄膜トランジスタのゲート電極-ソース電極間あるいはゲート電極-ドレイン電極間の短絡と開放を制御するもう一つの薄膜トランジスタで構成されていることを特徴とする画像表示装置。

【請求項16】請求項1の画像表示装置であって、前記スイッチ手段は、前記発光素子への電流を供給および遮断する少なくとも1つの薄膜トランジスタと、該薄膜ト50 ランジスタのゲート電極電圧を保持するキャパシタで構

成され、前記プリセット手段は、プリセット信号を伝えるプリセット信号配線と、前記スイッチ手段を構成する前記キャパシタを充電あるいは放電するための少なくとも1つの薄膜トランジスタで構成されることを特徴とする画像表示装置。

【請求項17】請求項1の画像表示装置であって、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段であるキャパシタを具備し、前記リセット手段には、三角波電圧信号が供給され、前記リセット手段は少なくとも1つの薄膜トランジスタを具備し、該薄膜トランジスタのゲート電極は前記キャパシタに接続し、前記薄膜トランジスタのソース電極は固定電圧を供給する基準電圧配線に接続することを特徴とする画像表示装置。 【請求項18】請求項16および17の画像表示装置であって、前記基準電圧配線と前記プリセット信号配線とを同一配線で構成したことを特徴とする画像表示装置。 【請求項19】請求項1の画像表示装置であって、前記基準電圧配線と存る画像表示装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は画像表示装置に関する。特に本発明は画素に発光素子がある画像表示装置に 関する。

[0002]

【従来の技術】画素に発光素子を使用した画像表示装置 として、エレクトロルミネッセンス(以下、ELと略 す) 素子を用いたELディスプレイが報告されている。 さらに、アクティブマトリクス型のELディスプレイで は、信号や電流を伝える配線をマトリクス状に配線し、 画素にはEL素子の他に、アクティブ素子である薄膜ト ランジスタ(以下TFTと略す)で形成した画素回路を 内蔵している。画素回路がEL素子の発光輝度を制御す る方法として、画素回路がEL素子へ供給する時間を変 調する方法があり、SID'00 DIGEST pp924-927のFig1,Fi g2,Fig6に報告されている。EL素子を使った従来の画 素を図15に示す。画素151は、画素回路とEL素子 156によって構成され、画素回路はTFT152~1 54、キャパシタ155によって構成されている。ま た、画素 151には、表示信号であるデジタル信号を入 力する信号線Dline、EL素子156に電流を供給 する配線Vline、Dlineの信号をキャパシタ1 55に書き込む信号を供給する信号線PS、キャパシタ 155をリセットする信号を供給する信号線ESが接続 している。画素151は次のような駆動方法によって多 階調の輝度を発生することができる。たとえば6ビット 階調=64階調の輝度を発生する場合、1枚の画像を表 示する期間である1フレーム期間を6つのサブフレーム 期間に分け、6つのサブフレーム期間の各期間におい

て、以下の動作を行う。サブフレームの始めで、信号線 D1に表示信号であるデジタル電圧信号bxを供給し、 信号線PSにHレベルのパルスを供給することでTFT 152がONになり、デジタル電圧信号bxはキャパシ タ155に記憶される。サブフレーム期間中はキャパシ タ155がデジタル電圧信号bxを記憶しており、その 電圧bxがLレベルの場合にはTFT154がONであ るのでEL素子156は点灯し、 Hレベルの場合には TFT154がOFFであるのでEL素子156は消灯 する。所定の点灯時間が経過した後、信号線ESにHレ ベルにパルスが供給され、TFT153がONになりキ ャパシタ155をリセットし、TFT154はOFFに なる。前記の所定の点灯時間を、各サブフレーム期間で 32:16:8:4:2:1の比率になるように設定 し、デジタル電圧信号 bxとして表示データの各ピット に対応した電圧をMSBから順に供給することで、1フ レーム期間では画素の平均輝度は表示データに比例した ものになる。なお、Hレベル、Lレベルはデジタル電圧 信号の2値の電圧の意味である。画素151を2次元的 に配列し、各画素に順番に表示信号を書き込むことによ って画像を表示することができる。このように、EL索 子の発光時間を変えることによって平均輝度を制御する 方法では、EL素子156を流れる電流は表示信号に依 存しないため、線形性のよい多階調表示が得やすい利点 があり、ELディスプレイは滑らかに明るさが変化する 画像を表示することができる。

[0003]

【発明が解決しようとする課題】図15のようにして、 1フレーム期間を複数のサブフレームに分けて表示信号 を書き込むと、各画素に表示信号を書き込む回数が多く なる。たとえば、6ビット(64階調)の画像を表示す る場合は6回、8ビット(256階調)の画像を表示す る場合は8回表示信号を書き込む必要がある。それに反 比例して画素に表示信号を書き込む時間は短くなる。す ると、画素数が多い髙解像度のディスプレイでは書き込 み時間が制限されるため、1フレームに何度も表示信号 を書き込むことができなくなる。また、1フレーム期間 に点灯する時間が複数存在すると、動画像を目で追従す るときに擬似輪郭あるいはFalsePixelと呼ば 40 れるノイズが発生することが報告されている。さらに、 ビットの重みで点灯時間を分割しているので、基本的に 画素の平均輝度は表示信号に比例する。そのため、ヶ補 正をする場合、画像のビット数よりもさらに多くのサブ フレームが必要になるため非常に困難である。本発明で は、1フレーム期間に各画素に書き込む回数を少なくし たので高解像度化が容易である。1フレーム期間に点灯 期間は1度であり、擬似輪郭は発生しない。さらに、 ア 補正を容易に実現する。

[0004]

50 【課題を解決するための手段】本発明の画像表示装置の

画素回路には、発光素子への電流を、供給および遮断の 2 状態で制御するスイッチ手段と、表示信号であるアナ ログ電圧信号とは無関係に前記スイッチ手段を2状態の いずれかにプリセットするプリセット手段と、表示信号 であるアナログ電圧信号に従ってスイッチ手段の状態を 反転するリセット手段を具備している。

5

[0005]

【発明の実施の形態】(1)図1に本発明の第一の実施 例の画素およびその周辺の回路図を示す。画像を表示す る表示領域11には2次元的に画素12が複数配列され ている。画素12は、TFT13~16、キャパシタ1 7、18で構成される画素回路と、EL素子21で構成 されている。EL素子21の陰極は共通電極29に接続 されている。TFT13~16は全てnチャネル型の薄 膜トランジスタである。表示領域11には、表示信号を 含むアナログ電圧信号を伝える信号線D1、D2、EL 素子21に流す電流を供給する配線E1、E2と、画素 12の画素回路を制御する信号線W1、W2、P1、P 2がマトリクス状に配線されている。キャパシタ18の 一端は電極19に接続されている。電極19は外部で接 20 地された配線で構成するか、共通電極29に接続する か、あるいは配線E1に接続している。TFT16はス イッチ手段であり、配線E1からEL素子21への電流 の供給と遮断を制御する。キャパシタ18はスイッチ手 段であるTFT16のゲート電圧を保持することでTF T16のON/OFFの状態を記憶する。TFT15は プリセット手段であり、信号線P1にポジティブパルス が入力された時にキャパシタ18に電圧をプリセットす る。TFT14はリセット手段であり、ゲート電圧がス レッショルド電圧を超えるか否かによってキャパシタ1 8の電圧のリセットを制御する。TFT13はTFT1 4のスレッショルド電圧キャンセル手段である。キャパ シタ17は信号線D1の表示信号であるアナログ電圧信 号とTFT14のスレッショルド電圧の差電圧を記憶す る記憶手段である。図2に本発明の第一および第二の実 施例の構成図を示す。ガラス基板1の表面には、表示領 域11があり、複数の画素12が形成されている。本発 明の第一の実施例では、ガラス基板1の表面には、信号 線W1~Wn、P1~Pn、D1~Dm、配線E1~E mと、信号線W1~Wn、P1~Pnへ制御信号を発生 する走査回路2、信号線D1~Dmの信号を発生する信 号回路3が配置されている。走査回路2、信号回路3は それぞれTFTでガラス基板1上に形成するか、あるい は半導体LSIを取り付けることによって構成される。 走査回路2は表示領域11の両側に配置することで、信 号線♥1~♥n、P1~Pnへの信号の供給能力を上げ るととができる。また、信号回路3は表示領域に対して 紙面上下方向いずれの辺に配置してもかまわない。基板 1の外部にある電源26は、接地電極28と配線E1~

表面あるいは外部で互いに接続しており、基板1の表面 で接続している場合は、配線E1~Em間で隣接する配 線を短絡する配線を多数作成し、配線E1~Emを1つ の網目状の電極として形成してもよい。電源26と配線 E1~Emの間にはスイッチ25があり、電源26から の電流供給を制御している。そのため、スイッチは電源 26と接地電極28の間にあってもかまわない。あるい は、スイッチ25はTFTで作成して配線E1~Emと 各画素12の接続点に並列に配置してもかまわない。図 2には記載していないが、表示領域11を覆うように共 通電極29が形成されており、全ての画素12のEL素 子21に接続している。また、共通電極29は接地電極 28と電気的に接続している。画素12のEL素子21 の発光は、ガラス基板 1 からガラス基板の背面方向に透 過し、図2の図面の背面から表示画像を見ることができ る。共通電極29を透明にした場合は、図2の図面の正 面からでも表示画像を見ることができる。EL素子には 有機ELダイオードを使用することができる。また、E L素子21のそれぞれに、赤、緑、青の発光材料を用い ることで、カラー表示をすることもできる。ところで、 図1では表示領域11に画素12を2×2の4つしか記 述しなかったが、実用的にはさらに多くあり、カラーV GA (640画素×RGB3色×480画素)の解像度 場合、紙面横方向の画素数はm=1920になり、紙面 縦方向の画素数はn=480になる。同様に信号線D1 ~Dm、配線E1~Emは1920本、信号線W1~W n、P1~Pnは480本になる。図3(A)に本発明 の第一の実施例の駆動電圧波形、動作電圧波形、および 動作電流波形を示す。また、図3(B)は1フレーム期 30 間における図3 (A) の波形のタイミングチャートを示 す。図3(A)の横軸は時間である。波線の部分では時 間の連続性がないととを意味している。SW25はスイ ッチ25のON/OFF動作の状態を示している。₩ 1、P1、D1は各信号線に入力する電圧を縦軸に表し ている。a、bは各ノードで発生する電圧を縦軸に表し ている。ILEDはEL素子21に流れる電流を縦軸に 表している。いずれも図面上方向が+方向である。♥ 1、P1の信号はそれぞれ2値のロジック電圧であり、 D1の信号はアナログ電圧である。 W1においてHHレ ベルはTFT13がONになる電圧、LLレベルはTF T13がOFFになる電圧である。P1において、Hレ ベルはTFT16をONにするのに十分な電圧、Lレベ ルはTFT16をOFFにするのに十分な電圧を意味す る。また、信号線D1およびノードa、bのアナログ電 圧はLレベル電圧を基準電圧OVとして記述する。図3 (A)の斜線部分は複数の値を取り得るか、あるいは動 作に無関係であるととを示している。なお、図3(A) のW1、P1、D1の記号の数字"1"は、1列目、1行 目の画素12に供給する信号を意味する数字であるの Emの全てに接続している。配線 $E1\sim Em$ は基板1の 50 で、ほかの画素の場合には対応する列と行に数字は変更 になる。図3(B)のタイミングチャートは縦軸を表示 領域11のライン番号を、横軸に1フレーム期間内の時 間を表している。ととで、ライン番号は表示領域の上側 から何行目の画素12であるかを表している。1フレー ム期間は、画素に表示信号を書き込む期間Aと、EL素 子が発光して画像を表示する期間Cに分かれている。さ らに期間Aは、自分の画素に表示信号を書き込む期間A 1と自分以外の画素に表示信号を書き込む期間A2に分 かれている。期間Aにおいて期間A1が1番ラインから 順番に2番ライン、3番ラインと割り当てられ、期間A の最後でn番ラインに割り当てられる。期間A1以降の 残りの時間は期間A2である。期間Aではスイッチ25 はOFFであり、TFT16のON/OFF状態にかか わらずEL素子21には電流は流れず、EL素子21は 点灯していない。期間A1において、信号線D1には表 示信号であるアナログ電圧信号Vdataを供給する と、接続するキャパシタ17の一端にも同電圧が供給さ れる。はじめにP1をHレベルにすると、TFT15を 通してノードbにHレベルの電圧が供給される。次にW 1をHHレベルにするとTFT13がONになり、ノー ドaはHレベルになる。その後、P1をLレベルにする とTFT14を通して電流が流れ、ノードaとノードb にはTFT14のドレイン-ソース電極間のON/OF Fがちょうど切り替わるときのゲート電極-ソース電極 間の電圧であるスレッショルド電圧Vthが残留し、キ ャパシタ17のもう一端に印加される。最後に、W1を LLレベルにするとノードaはノードbと切り離され、 キャパシタ17は表示信号であるアナログ電圧Vdat aと、TFT14のスレッショルド電圧であるVthの 差電圧"Vdata-Vth"を記憶する。期間A2で は、他のラインの画素に書き込みをしているので、₩ 1、P1は変化しない。このとき、信号線D1の電圧は 変化するが、TFT14がOFFであるのでキャパシタ 17が記憶したVdata-Vthの電圧は保存されて いる。期間Cにおいては、画素12は点灯動作をする。 期間Cの始めに、P1にHレベルのパルスを供給する。 すると、TFT15を通してキャパシタ18にHレベル の電圧が印加され、TFT16はONになる。P1がL レベルになった後も、キャパシタ18がHレベルの電圧 を記憶しているので、TFT16はONの状態を保持す る。なお、P1~Pm全てにパルスが供給され、全ての 画素が同様な動作をする(プリセット動作)。次に、ス イッチ25を0Nにして電源26からTFT16に電流 を供給する。キャパシタ18にはHレベルの電圧が記憶 されているので、TFT16はONであり、EL素子2 1に電流が供給されてEL素子21は発光する。一方、 信号線D1には、表示信号であるアナログ電圧のとり得 る範囲の最低電圧から最高電圧へ一様に増加する三角波 を入力する。期間Cにおいて時間が経過すると、信号線 D1の電圧は三角波に従い徐々に上昇するので、画素1

2のノードaの電圧も上昇する。信号線D1の電圧と、 各画素12に期間A1の時に書き込んだ電圧Vdata とが等しくなったとき、ノードaの電圧がちょうどTF T14のスレッショルド電圧Vthになって、TFT1 4はOFFからONに変化し、キャパシタ18の電荷が TFT14を通して放電され、ノードbの電位はLレベ ルになる。するとTFT16はOFFになり、TFT1 6を流れる電流がOになってEL素子12は消灯する (リセット動作)。信号線D1に三角波を入力すると き、信号線 P 1 は L レベル に 固定 に する 必要 が ある。 な ぜならば、TFT14のスレッショルド電圧VthはP 1はTFT14のソース電極の電圧を基準としているか らである。つまり、信号線P1のLレベルの電圧は、三 角波に対して基準電圧となっている。最後にスイッチ2 5を再びOFFにすることで、期間Cは終了する。以上 のように期間CにおいてTFT16をONにするプリセ ット動作は表示信号にかかわらず期間Cの始めに行わ れ、TFT16をOFFにするリセット動作のタイミン グは、表示信号であるアナログ電圧Vdataに依存す る。したがって、アナログ電圧VdataによってEL 素子21のONとOFF時間の比率を、スイッチ25が ONである時間の0%から100%まで変化できる。E L素子21が発光状態のときにEL素子21の発光輝度 ががほぼ一定になるように、電源26から電流を供給す ることで、画素12の平均輝度はこのON/OFFの時 間比率、すなわち表示信号であるアナログ電圧Vdat aによって制御することができる。したがって、表示信 号であるアナログ電圧信号Vdataによって各画素の 平均輝度を多段階に制御することができるので、本発明 30 の第一の実施例によって階調のある画像を表示すること ができる。さらに、信号線 D1 に入力する三角波の傾斜 角度に変化をつけるだけで、アナログ電圧信号Vdat a-平均輝度の関係に対して容易にγ補正をすることも できる。なお、、図示された三角波に代えて、階段状に 電圧が増加する電圧波形のように時間経過に対して電圧 が不連続に増加する波形を用いてもよい。さらに、1フ レーム内にEL素子が発光している時間は必ず連続して おり、動画像を表示しても擬似輪郭は発生しない。さら に、1フレーム期間で各画素12に表示信号を書き込む 回数は1回であるので、書き込み回数が少なく、 高解像 度化が容易である。したがって本発明の第一の実施例に よって、γ補正が容易で、動画に対して擬似輪郭が発生 せず、高解像度化が容易なELディスプレイを構成する ことができる。本発明の第一の実施例の第一の変形例と して、TFT16をpチャネル型の薄膜トランジスタで 形成する構成をすることもできる。この場合、TFT1 6はゲート電位がHレベルのときにOFF、Lレベルの 時にONになるので、期間Cにおけるプリセット動作に よりOFFになり、リセット動作により反転してON状 50 態になる。つまり、期間CにおけるEL素子の点灯、消

50

灯期間が反転する。結果として、画素12の平均輝度は とのON/OFFの時間比率、すなわち表示信号である アナログ電圧Vdataによって制御することができる ので、本発明の第一の実施例と等価である。本発明の第 一の実施例の第二の変形例として、プリセット動作を開始するHバルスとを供給する配線と、三角波の基準とな る電圧を供給する配線を分けて構成することもできる。

図4に本発明の第一の実施例の第二の変形例の画素 の回路図を示す。画素 12を構成するTFT 13~1 6、キャパシタ17、18、EL素子21は図1と全く 同じであるが、TFT14のソース電極と、キャパシタ 18の一端が電極24に接続する構成になっている点が 図1と異なる。電極24は複数の画素12を接続する配 線で形成されており、信号線D1に供給される三角波の 基準となる電圧が外部から供給されている。本発明の第 一の実施例の第二の変形例でも、図3と同様の動作波形 で動作するととができ、第一の実施例としての効果を得 るととができる。本発明の第一の実施例の第三の変形例 として、図2に示した電源26とスイッチ25と並列 に、図5に示すように電源26とは逆極性の電源32と スイッチ31で構成した回路を負荷することができる。 スイッチ25をOFFの期間にスイッチ31をONにす ることで、EL素子21に残留している電荷を取り除く ことができる。本発明の第一の実施例の第四の変形例と して、EL素子の陽極と陰極の向きを逆にして電流IL EDを逆向きに流して点灯することもできる。その場 合、電源26の陽極と陰極を逆向きにして接続して逆方 向の電流を供給する。

(2)図6に本発明の第二の実施例の画素およびその周 辺の回路図を示す。本発明の第一の実施例がnチャネル TFTを基本として構成されているのに対し、本発明の 第二の実施例はpチャネルTFTを基本として構成され ている。画像を表示する表示領域11には2次元的に画 素12が複数配列されている。画素12は、TFT33 ~36、キャパシタ37、38で構成される画素回路 と、EL素子21で構成されている。EL素子21の陰 極は共通電極29に接続されている。TFT33~36 は全てpチャネル型の薄膜トランジスタである。表示領 域11には、表示信号を含むアナログ電圧信号を伝える 信号線D1、D2、EL素子21に流す電流を供給する 配線E1、E2と、画素12の画素回路を制御する信号 線W1、W2、P1、P2がマトリクス状に配線されて いる。キャパシタ38の一端は電極39に接続されてい る。電極39は外部で接地された配線で構成するか、共 通電極29に接続するか、あるいは配線E1に接続して いる。TFT36はスイッチ手段であり、配線E1から EL素子21への電流の供給と遮断を制御する。キャバ シタ38はスイッチ手段であるTFT36のゲート電圧 を保持することでTFT36のON/OFFの状態を記 憶する。TFT35はプリセット手段であり、信号線P

1にネガティブバルスが入力された時にキャパシタ38 に電圧をプリセットする。TFT34はリセット手段で あり、ゲート電圧がスレッショルド電圧を超えるか否か によってキャパシタ38の電圧のリセットを制御する。 TFT33はTFT34のスレッショルド電圧キャンセ ル手段である。キャパシタ37は信号線D1の表示信号 であるアナログ電圧信号とTFT34のスレッショルド 電圧の差電圧を記憶する記憶手段である。図2に本発明 の第一および第二の実施例の構成図を示す。本発明の第 二の実施例は第一の実施例と比べて画素 12 内部が異な るが、画素12の外部の構成は同じであるので、図2に ついての説明は、本発明の第一の実施例と全く同になる のでことでは省略する。ところで、図6では表示領域1 1に画素12を2×2の4つしか記述しなかったが、実 用的にはさらに多くあり、カラーVGA(640画素× RGB3色×480画素)の解像度場合、紙面横方向の 画素数はm=1920になり、紙面縦方向の画素数はn =480になる。同様に信号線D1~Dm、配線E1~ Emは1920本、信号線W1~Wn、P1~Pnは4 80本になる。図7(A)に本発明の第一の実施例の駆 動電圧波形、動作電圧波形、および動作電流波形を示 す。また、図7(B)は1フレーム期間における図7 (A)の波形のタイミングチャートを示す。図7(A) の横軸は時間である。波線の部分では時間の連続性がな いことを意味している。SW25はスイッチ25のON /OFF動作の状態を示している。W1、P1、D1は 各信号線に入力する電圧を縦軸に表している。a、bは 各ノードで発生する電圧を縦軸に表している。ILED はEL素子21に流れる電流を縦軸に表している。いず れも図面上方向が+方向である。W1、P1の信号はそ れぞれ2値のロジック電圧であり、D1の信号はアナロ グ電圧である。W1においてLLレベルはTFT33が ONになる電圧、HHレベルはTFT33がOFFにな る電圧である。P1において、LレベルはTFT36を ONにするのに十分な電圧、HレベルはTFT36をO FFにするのに十分な電圧を意味する。また、信号線D 1およびノードa、bのアナログ電圧はHレベル電圧を 基準電圧0Vとして記述する。図7(A)の斜線部分は 複数の値を取り得るか、あるいは動作に無関係であると とを示している。なお、図7(A)のW1、P1、D1 の記号の数字"1"は、1列目、1行目の画素12に供給 する信号を意味する数字であるので、ほかの画素の場合 には対応する列と行に数字は変更になる。図7(B)の タイミングチャートは縦軸を表示領域11のライン番号 を、横軸に1フレーム期間内の時間を表している。とと で、ライン番号は表示領域の上側から何行目の画素 12 であるかを表している。1フレーム期間は、画素に表示 信号を書き込む期間Aと、EL素子が発光して画像を表 示する期間Cに分かれている。さらに期間Aは、自分の 画素に表示信号を書き込む期間A1と自分以外の画素に

表示信号を書き込む期間A2に分かれている。期間Aに おいて期間A1が1番ラインから順番に2番ライン、3 番ラインと割り当てられ、期間Aの最後でn番ラインに 割り当てられる。期間A1以降の残りの時間は期間A2 である。期間Aではスイッチ25はOFFであり、TF T36のON/OFF状態にかかわらずEL素子21に は電流は流れず、EL素子21は点灯していない。期間 A1において、信号線D1には表示信号であるアナログ 電圧信号Vdataを供給すると、接続するキャパシタ 37の一端にも同電圧が供給される。はじめにP1をL レベルにすると、TFT35を通してノードbにLレベ ルの電圧が供給される。次にW1をLLレベルにすると TFT33がONになり、ノードaはLレベルになる。 その後、P1をHレベルにするとTFT34を通して電 流が流れ、ノードaとノードbにはTFT34のドレイ ン-ソース電極間のON/OFFがちょうど切り替わる ときのゲートーソース電極間の電圧であるスレッショル ド電圧Vthが残留し、キャパシタ37のもう一端に印 加される。最後に、W1をHHレベルにするとノードa はノードbと切り離され、キャパシタ37は表示信号で あるアナログ電圧Vdataと、TFT34のスレッシ ョルド電圧であるVthの差電圧"Vdata-Vth" を記憶する。期間A2では、他のラインの画素に書き込 みをしているので、W1、P1は変化しない。このと き、信号線D1の電圧は変化するが、TFT34がOF Fであるのでキャパシタ37が記憶したVdata-V thの電圧は保存されている。期間Cにおいては、画素 12は点灯動作をする。期間Cの始めに、P1にLレベ ルのパルスを供給する。すると、TFT35を通してキ ャパシタ39にLレベルの電圧が印加され、TFT36 はONになる。P1がHレベルになった後も、キャパシ タ39がLレベルの電圧を記憶しているので、TFT3 6はONの状態を保持する。なお、P1~Pm全てにパ ルスが供給され、全ての画素が同様な動作をする(プリ セット動作)。次に、スイッチ25を0Nにして電源2 6からTFT36に電流を供給する。キャパシタ38に はLレベルの電圧が記憶されているので、TFT36は ONであり、EL素子21に電流が供給されてEL素子 21は発光する。一方、信号線 D1には、表示信号であ るアナログ電圧のとり得る範囲の最高電圧から最低電圧 へ一様に減少する三角波を入力する。期間Cにおいて時 間が経過すると、信号線D1の電圧は三角波に従い徐々 に下降するので、画素12のノードaの電圧も下降す る。信号線D1の電圧と、各画素12に期間A1の時に 書き込んだ電圧Vdataとが等しくなったとき、ノー ドaの電圧がちょうどTFT34のスレッショルド電圧 Vthになって、TFT34はOFFからONに変化 し、キャパシタ38の電荷がTFT34を通して放電さ れ、ノードbの電位はHレベルになる。するとTFT3

11

てEL素子12は消灯する(リセット動作)。信号線D 1に三角波を入力するとき、信号線P1はHレベルに固 定にする必要がある。なぜならば、TFT34のスレッ ショルド電圧VthはPlはTFT34のソース電極の 電圧を基準としているからである。 つまり、信号線 P1 のHレベルの電圧は、三角波に対して基準電圧となって いる。最後にスイッチ25を再びOFFにすることで、 期間Cは終了する。以上のように期間CにおいてTFT 16をONにするプリセット動作は表示信号にかかわら 10 ず期間Cの始めに行われ、TFT16をOFFにするリ セット動作のタイミングは、表示信号であるアナログ電 圧Vdataに依存する。したがって、アナログ電圧V dataによってEL素子21のONとOFF時間の比 率を、スイッチ25がONである時間の0%から100 %まで変化できる。EL素子21が発光状態のときにE L 素子21の発光輝度ががほぼ一定になるように、電源 26から電流を供給することで、画素12の平均輝度は とのON/OFFの時間比率、すなわち表示信号である アナログ電圧Vdataによって制御することができ る。したがって、表示信号であるアナログ電圧信号V d a t a によって各画素の平均輝度を多段階に制御すると とができるので、本発明の第一の実施例によって階調の ある画像を表示するととができる。さらに、信号線 D1 に入力する三角波の傾斜角度に変化をつけるだけで、ア ナログ電圧信号Vdata-平均輝度の関係に対して容 易にγ補正をすることもできる。さらに、1フレーム内 にEL素子が発光している時間は必ず連続しており、動 画像を表示しても擬似輪郭は発生しない。さらに、1フ レーム期間で各画素12に表示信号を書き込む回数は1 回であるので、書き込み回数が少なく、高解像度化が容 易である。したがって本発明の第二の実施例によって、 γ補正が容易で、動画に対して擬似輪郭が発生せず、高 解像度化が容易なELディスプレイを構成することがで きる。本発明の第二の実施例の第一の変形例として、T FT36をnチャネル型の薄膜トランジスタで形成する 構成をすることもできる。この場合、TFT36はゲー ト電位がLレベルのときにOFF、Hレベルの時にON になるので、期間Cにおけるプリセット動作によりOF Fになり、リセット動作により反転してON状態にな る。つまり、期間CにおけるEL素子の点灯、消灯期間 が反転する。結果として、画素12の平均輝度はこの0 N/OFFの時間比率、すなわち表示信号であるアナロ グ電圧Vdataによって制御することができるので、 本発明の第二の実施例と等価である。また、本発明の第 二の実施例は、本発明の第一の実施例の第二、第三、第 四の変形例と同様な構造をとることができる。本発明の 第二の実施例の第五の変形例として、図8に示すように 画素12内で配線E1とスイッチ手段であるTFT36 との間にpチャネル型のTFT41を挿入した構成をと 6はOFFになり、TFT36を流れる電流が0になっ 50 ることができる。TFT41のゲート電極は表示領域1

1の外部に配線42に接続され、基準電圧源43の片方 の電極に接続している。基準電源のもう片方の電極は接 地電極44に接続する。接地電極44は共通電極29に 接続するか、あるいは図2に示した電源26の陽極に接 続する。基準電圧源43はTFT41が定電流を発生す る飽和領域で動作するゲート電圧を発生し、配線42を 通してTFT41に供給する。これによって、TFT3 6がON状態のときにEL素子21を流れるは、電流E L素子21の持つ電圧-電流特性の変化による影響を受 けにくくなり、より安定した輝度を得ることができる。 (3)図9に本発明の第三の実施例の画素およびその周 辺の回路図を示す。本発明の第三の実施例では、EL素 子が点灯するときの電流を安定するために、画素内に定・ 電流を発生する回路を構成している。表示領域61には 2次元的に画素62が複数配列され、画素62は、TF T71~77、キャパシタ78、79で構成される画素 回路と、EL素子81で構成されている。また、EL素 子81の陰極は共通電極89に接続されている。TFT 71~77は全てpチャネル型の薄膜トランジスタであ る。表示領域61には、表示信号を含むアナログ電圧信 号を伝える信号線D1、D2、基準電流を供給する配線 E1、E2と、画素62の画素回路を制御する信号線W W2、P1、P2、R1、R2とがマトリクス状に 配線されている。また、EL素子81に電流を供給する 電源86と、EL素子21への電流供給を制御する信号 線S\_powとが全ての画素62に接続している。TF T74はスイッチ手段であり、配線E1からEL素子8 1への電流の供給と遮断を制御する。キャパシタ79は スイッチ手段であるTFT74のゲート電圧を保持する ことでTFT74のON/OFFの状態を記憶する。T FT75はプリセット手段であり、信号線R1にネガテ ィブパルスが入力された時にキャパシタ79に電圧をプ リセットする。TFT72はリセット手段であり、ゲー ト電圧がスレッショルド電圧を超えるか否かによってキ ャパシタ79の電圧のリセットを制御する。TFT71 はTFT72のスレッショルド電圧キャンセル手段であ る。キャパシタ78は信号線D1の表示信号であるアナ ログ電圧信号とTFT72のスレッショルド電圧の差電 圧を記憶する記憶手段である。また、TFT74~77 とキャパシタ79は定電流回路を構成しており、キャパ シタ79はTFT74がON状態のときにTFT74が 定電流を発生するのに必要なゲート電圧を記憶する働き もする。表示領域の外部には基準電流源82があり、基 準電流源82は定電流を発生するための抵抗器84と、 配線E1、E2に高電圧が発生するのを防止するための 保護ダイオードであるTFT83が紙面横方向に複数配 列して構成され、基準電流を発生するための電源87 と、定電流を供給する配線E1、E2に接続している。 また、電源87の陽極は接地電極88に接続し、接地電 極88と共通電極89は電気的に接続している。なお、

電源87が発生する高い負電圧がE1、E2に発生する のを防止するため、保護ダイオード回路としてTFT8 3を設けている。図10に本発明の第三実施例の構成図 を示す。ガラス基板51の表面には、表示領域61があ り、複数の画素62が形成されている。また、ガラス基 板51の表面には、信号線W1~Wn、P1~Pn、R 1~Rn、信号線D1~Dm、配線E1、E2と、信号 線W1~Wn、P1~Pn、R1~Rnの制御信号を発 生する走査回路52、信号線D1~Dmの信号を発生す る信号回路53、配線E1~Emに基準電流を発生する 基準電流源82が配置されている。走査回路52、信号 回路53、基準電流源82はそれぞれTFTでガラス基 板51上に形成するか、あるいは半導体LSIを取り付 けることによって構成される。走査回路52は表示領域 61の両側に配置することで、信号線P1~Pn、W1 ~Wn、R1~Rnへの信号の供給能力を上げることが できる。また、信号回路53と基準電流源82は表示領 域61に対して紙面上下方向いずれの辺に配置してもか まわない。図10には記載していないが、表示領域61 を覆うように共通電極89が形成されており、画素62 のEL素子81の陰極に接続している。画素62のEL 素子81の発光は、ガラス基板51からガラス基板の背 面方向に透過し、図10の図面の背面から表示画像を見 ることができる。共通電極89を透明にした場合は、図 10の図面の正面からでも表示画像を見ることができ る。EL素子には有機ELダイオードを使用することが できる。また、EL素子81のそれぞれに、赤、緑、青 の発光材料を用いることで、カラー表示をすることもで きる。ところで、図9では表示領域61に画素62を2 ×2の4つしか記述していないが、実用的にはさらに多 くあり、カラーVGA(640画素×RGB3色×48 0画素)の解像度場合、紙面横方向の画素数はm=19 20になり、紙面縦方向の画素数はn=480になる。 同様に信号線D1~Dm、配線E1~Emは1920 本、信号線P1~Pn、W1~Wn、R1~Rnは48 0本になる。図11(A)に本発明の第三の実施例の駆 動電圧波形、動作電圧波形、および動作電流波形を示 す。また、図11(B)は1フレーム期間における図1 1 (A) の波形のタイミングチャートを示す。図11 (A)の横軸は時間である。波線の部分では時間の連続 性がないことを意味している。S\_pow、R1、P 1、W1、D1は各信号線に入力する電圧を縦軸に表し ている。a、bは各ノードで発生する電圧を縦軸に表し ている。ILEDはEL素子81に流れる電流を縦軸に 表している。いずれも図面上方向が+方向である。S\_ pow、R1、P1、W1の信号は2値のロジック電圧 であり、D1の信号はアナログ電圧である。S\_po w、R1、W1においてLLレベルはTFT71、TF T75~77をONにする電圧よりも低い電圧であり、

50 HHレベルはOFFにする電圧よりも高い電圧である。

P1においてHレベルはTFT74をOFFにするのに 十分低い電圧、レレベルはHレベルに対して高い電圧で あることを意味する。また、信号線D1およびノード a、bのアナログ電圧はHレベルの電圧を基準電圧OV として記述する。図11(A)の斜線部分は複数の値を 取り得るか、あるいは動作に無関係であることを示して いる。なお、図11 (A) のR1、P1、W1、D1の 記号の数字"1"は、1列目、1行目の画素62に供給す る信号を意味する数字であるので、ほかの画素の場合に は対応する列と行に数字は変更になる。図11(B)の タイミングチャートは縦軸を表示領域61のライン番号 を、横軸に1フレーム期間内の時間を表している。とと で、ライン番号は表示領域の上側から何行目の画素62 であるかを表している。1フレーム期間は、画素に表示 信号を書き込む期間A、画素に基準電流を書き込む期間 B、EL素子が発光して画像を表示する期間Cに分かれ ている。さらに期間Aは、自分の画素に表示信号を書き 込む期間A1と自分以外の画素に表示信号を書き込む期 間A2に分かれ、期間Bは、自分の画素に基準信号を書 き込む期間 B 1 と自分以外の画素に電基準電流を書き込 む期間B2に分かれている。期間Aにおいて期間A1が 1番ラインから順番に2番ライン、3番ラインと割り当 てられ、期間Aの最後でn番ラインに割り当てられる。 期間A1以降の残りの時間は期間A2である。同じく、 期間Bにおいて期間B1が1番ラインから順番に2番ラ イン、3番ラインと割り当てられ、期間Bの最後でn番 ラインに割り当てられる。期間B1以降の残りの時間は 期間B2である。期間A1では、画素回路のTFT71 ~73とキャパシタ78が動作する。信号線D1には表 示信号であるアナログ電圧信号Vdataを供給する と、接続するキャパシタ78の一端にも同電圧Vdat aが供給される。はじめにPlをLレベルにすると、T FT73を通してノードbに電圧が供給される。次にW 1をLLレベルにするとTFT71がONになり、ノー ドaもLレベルになる。その後、P1をHレベルにする とTFT72を通して電流が流れ、ノードaとノードb にはTFT72のドレインーソース電極間のON/OF Fがちょうど切り替わるときのゲートーソース電極間の 電圧であるスレッショルド電圧Vthが残留し、キャパ シタ78のもう一端に印加される。最後に、W1をHH レベルにするとノードaはノードbと切り離され、キャ パシタ78はVdata-Vthの電圧を記憶する。期 間A2では、他のラインの画素に表示信号を書き込んで いるので、R1、P1、W1は変化しない。このとき、 信号線D1の電圧は変化するが、TFT71がOFFで あるのでキャパシタ78が記憶したVdata-Vth の電圧は保存されている。期間Bにおいて、基準電流源 82は、配線E1から基準電流源82へ向かって流れる 電流irefが発生している。電流irefは、電源8 7の電圧を十分高くすることで、iref≒Vx/Rx

15

(Vx:電源87の電圧、Rx:抵抗器84の抵抗値) の定電流を得ることができる。抵抗器84は薄膜トラン ジスタのソース電極やドレイン電極に使われるポリシリ コン膜や、ゲート電極に使われる金属配線を細長く加工 することで形成することができる。期間B1では、画素 回路のTFT74~76とキャパシタ79が動作する。 期間B1ではR1をLLレベルにして、TFT75、7 6をONにする。すると、電源86-TFT76-TF T74-配線E1-基準電流源82の経路で定電流ir efが流れる。このときTFT74は飽和領域で動作 し、TFT74のゲートーソース電極間にはTFT74 がドレイン-ソース電極間に電流irefを流すのに必 要な電圧Vrefが発生し、キャパシタ79に印加され る。その後、R1がHHレベルになり、TFT75、7 6がOFFになるとTFT74を流れる電流はOになる が、キャパシタ79は、電圧Vrefを記憶している。 期間B2では、他のラインの画素に電流irefを書き 込んでいるが、制御信号R1がHHレベルであるので、 TFT75、76がOFF状態を保ち、キャパシタ79 20 の電圧は保存されている。以上のように期間Bにおい て、全ての画素のキャパシタ79に電圧Vthがプリセ ットされる (プリセット動作)。期間Cでは、S\_po wをLLレベルにするのでTFT77がONになり、電 源86-TFT74-TFT77-EL素子81-共通 電極89の経路で電流が流れ、EL素子81は発光す る。このとき、全ての画素回路において、TFT74は キャパシタ79が記憶した電圧Vrefによって定電流 irefを発生し、EL素子81に定電流irefが流 れて、EL索子21は均一な強度で発光する。一方、信 30 号線 D 1 には、表示信号であるアナログ電圧のとり得る 範囲の最高電圧から最低電圧へ変化する三角波を入力す る。期間 C において時間が経過すると、信号線 D 1 の電 圧は三角波に従い徐々に下降するので、画素62のノー ドaの電圧も下降する。信号線D1の電圧と、各画素6 2に期間A1の時に書き込んだ電圧Vdataとが等し くなったとき、ノードaの電圧がTFT72のスレッシ ョルド電圧Vthになって、TFT72はOFFからO Nに変化し、キャパシタ79に電荷がTFT72を通し て充電され、ノードbの電位はHレベルになる。すると irefを流していたTFT74はOFFになり、TF T74を流れる電流がOになってEL素子81は消灯す る(リセット動作)。信号線D1に三角波を入力すると き、信号線P1はHレベルに固定にする必要がある。 な ぜならば、TFT72のスレッショルド電圧VthはP 1はTFT72のソース電極の電圧を基準としているか らである。つまり、信号線P1のHレベルの電圧は、三 角波に対して基準電圧となっている。最後にスイッチS \_powを再びHHレベルにすることで、TFT77は OFFになり、期間Cは終了する。以上のようにプリセ 50 ット動作は表示信号にかかわらず期間Bの間に完了し、

TFT74をOFFにするリセット動作のタイミング は、表示信号であるアナログ電圧Vdataに依存す る。したがって、アナログ電圧VdataによってEL 素子81のONとOFF時間の比率を、S\_powがL Lレベルである時間の0%から100%まで変化でき る。EL素子81が発光状態のとき、発光輝度は電流i refによって一定に保たれているので、画素62の平 均輝度はこのON/OFFの時間比率に比例する。すな わち、画素62の平均輝度は表示信号であるアナログ電 圧Vdataによって制御することができる。したがっ て、表示信号であるアナログ電圧信号Vdataによっ て各画素の平均輝度を多段階に制御することができるの で、本発明の第三の実施例によって階調のある画像を表 示することができる。 さらに、信号線 D1 に入力する三 角波の傾斜角度に変化をつけるだけで、アナログ電圧信 号Vdata-平均輝度の関係に対して容易にγ補正を することもできる。なお、、図示された三角波に代え て、階段状に電圧が増加する電圧波形のように時間経過 に対して電圧が不連続に増加する波形を用いてもよい。 さらに、1フレーム内にEL素子が発光している時間は 必ず連続しており、動画像を表示しても擬似輪郭は発生 しない。さらに、1フレーム期間で各画素62に表示信 号と基準電流を書き込む回数が合計2回であるので、書 き込み回数が少なく、高解像度化が容易である。したが って本発明の第一の実施例によって、γ補正が容易で、 動画に対して擬似輪郭が発生せず、高解像度化が容易な ELディスプレイを構成することができる。また、本発 明の第三の実施例を構成する薄膜トランジスタはpチャ ネル型であったが、本発明の第一の実施例と第二の実施 例の関係と同様にして、本発明の第三の実施例と同様な 実施例をnチャネル型の薄膜トランジスタで構成すると とができるのは明らかである。

17

(4)図12に本発明の第四の実施例の画素およびその 周辺の回路図を示す。本発明の第四の実施例では、画素 に表示信号を書き込む時間をより長くすることができる 構造になっている。画像を表示する表示領域111には 2次元的に画素112が複数配列されている。

【0006】画素112は、TFT113~118、キャパシタ119、120で構成される画素回路と、EL素子121で構成されている。EL素子121の陰極は共通電極129に接続されている。TFT113~118は全てnチャネル型の薄膜トランジスタである。表示領域111には、表示信号を含むアナログ電圧信号を伝える信号線D1、D2、EL素子121に流す電流を供給する配線E1、E2と、画素12の画素回路を制御する信号線W1、W2、P1、P2、SD1、SD2、SA1、SA2、三角波電圧信号を供給する信号線AT1、AT2がマトリクス状に配線されている。キャパシタ120の一端は電極122に接続されている。電極122は外部で接地された配線で構成するか、共通電極122は外部で接地された配線で構成するか、共通電極1

29に接続するか、あるいは配線E1に接続している。 TFT116はスイッチ手段であり、配線E1からEL 素子121に電流の供給と遮断を制御する。キャパシタ 120はスイッチ手段であるTFT116のゲート電圧 を保持することでTFT116のON/OFFの状態を 記憶する。TFT115はプリセット手段であり、信号 線P1にポジティブパルスが入力された時にキャパシタ 120に電圧をプリセットする。TFT114はリセッ ト手段であり、ゲート電圧がスレッショルド電圧を超え るか否かによってキャパシタ120の電圧のリセットを 制御する。TFT113はTFT114のスレッショル ド電圧キャンセル手段である。キャパシタ119は信号 線D1の表示信号であるアナログ電圧信号とTFT11 4のスレッショルド電圧の差電圧を記憶する記憶手段で ある。TFT117は信号線D1の表示信号であるアナ ログ電圧信号を選択してキャパシタ119に供給する選 択スイッチである。 TFT118は信号線AT1の三角 波電圧を選択してキャパシタ119に供給する選択スイ ッチである。図13に本発明の第四の実施例の構成図を 示す。ガラス基板101の表面には、表示領域111か あり、複数の画素112が形成されている。また、ガラ ス基板101の表面には、信号線W1~Wn、P1~P n, SD1~SDn, SA1~SAn, AT1~AT n、D1~Dm、配線E1~Emと、信号線W1~W n、P1~Pn、SD1~SDn、SA1~SAnへ制 御信号を発生する走査回路102、信号線D1~Dmの 信号を発生する信号回路103、信号線AT1~ATn に三角波電圧を発生する三角波発生回路104が配置さ れている。走査回路102、信号回路103、三角波発 生回路104はそれぞれTFTでガラス基板101上に 形成するか、あるいは半導体LSIを取り付けることに よって構成される。走査回路102および三角波発生回 路104は表示領域111の両側に配置することで、信 号線W1~Wn、P1~Pn、SD1~SDn、SA1 ~SAn、AT1~ATnへの信号の供給能力を上げる **ととができる。また、信号回路103は表示領域に対し** て紙面上下方向いずれの辺に配置してもかまわない。基 板101の外部にある電源126は、接地電極128と 配線E1~Emの全てに接続している。配線E1~Em 40 は基板1の表面あるいは外部で互いに接続しており、基 板101の表面で接続している場合は、配線E1~Em 間で隣接する配線を短絡する配線を多数作成し、配線E 1~Emを1つの網目状の電極として形成してもよい。 図13には記載していないが、表示領域111を覆うよ うに共通電極129が形成されており、全ての画素11 2のEL素子121に接続している。また、共通電極1 29は接地電極128と電気的に接続している。画素1 12のEL素子121の発光は、ガラス基板101から ガラス基板の背面方向に透過し、図13の図面の背面か ら表示画像を見ることができる。共通電極129を透明 50

にした場合は、図13の図面の正面からでも表示画像を 見ることができる。EL素子には有機ELダイオードを 使用することができる。また、EL素子121のそれぞ れに、赤、緑、青の発光材料を用いることで、カラー表 示をすることもできる。ところで、図12では表示領域 111に画素112を2×2の4つしか記述しなかった が、実用的にはさらに多くあり、カラーVGA(640 画素×RGB3色×480画素)の解像度場合、紙面横 方向の画素数はm=1920になり、紙面縦方向の画素 数はn=480になる。同様に信号線D1~Dm、配線 E1~Emは1920本、信号線W1~Wn、P1~P n, SD1~SDn, SA1~SAn, AT1~ATn は480本になる。図14(A)に本発明の第四の実施 例の駆動電圧波形、動作電圧波形、および動作電流波形 を示す。また、図14(B)は1フレーム期間における 図14(A)の波形のタイミングチャートを示す。図1 4 (A) の横軸は時間である。SD1、SA1、P1、 W1、D1、AT1は各信号線に入力する電圧を縦軸に 表している。a、bは各ノードで発生する電圧を縦軸に 表している。ILEDはEL素子121に流れる電流を 20 縦軸に表している。いずれも図面上方向が+方向であ る。SD1、SA1、P1、W1の信号はそれぞれ2値 のロジック電圧であり、AT1、D1の信号はアナログ 電圧である。SD1、SA1、W1のにおいて、HHレ ベルはそれぞれTFT117、TFT118、TFT1 13が〇Nになる電圧、LLレベルはOFFになる電圧 である。P1において、HレベルはTFT116をON にするのに十分な電圧、LレベルはTFT116をOF Fにするのに十分な電圧を意味する。また、信号線D 1、AT1およびノードa、bのアナログ電圧はLレベ ル電圧を基準電圧0 V として記述する。図14(A)の 斜線部分は複数の値を取り得るか、あるいは動作に無関 係であることを示している。なお、図14(A)のW 1、P1、SD1、SA1、AT1、D1の記号の数 字"1"は、1列目、1行目の画素112に供給する信号 を意味する数字であるので、ほかの画素の場合には対応 する列と行に数字は変更になる。図14(B)のタイミ ングチャートは縦軸を表示領域111のライン番号を、 横軸に1フレーム期間内の時間を表している。ことで、 ライン番号は表示領域の上側から何行目の画素12であ るかを表している。1フレーム期間は、自分の画素に表 示信号を書き込む期間A1と、EL索子を発光する期間 A2に分かれている。1フレーム期間内において、期間 A1が1番ラインから順番に2番ライン、3番ラインと 割り当てられ、期間Aの最後でn番ラインに割り当てら れる。期間A2は現在の1フレーム期間内の期間A1が 終了してから次の1フレーム期間の期間A1が開始され るまでの時間である。要するに、各ラインのタイミング がそれぞれ期間A1だけシフトしている訳である。期間 A1において、信号線SD1をHHレベルにし、信号線 50 号線P1はLレベルに固定にする必要がある。なぜなら

19

D1に表示信号であるアナログ電圧信号Vdataを供 給すると、TFT117を通してキャパシタ119の一 端にも電圧Vdataが供給される。続いてP1をHレ ベルにすると、TFT115を通してノードbにHレベ ルの電圧が供給される。次にW1をHHレベルにすると TFT113がONになり、ノードaはHレベルにな る。その後、P1をLレベルにするとTFT114を通 して電流が流れ、ノードaとノードbにはTFT114 のドレインーソース電極間のON/OFFがちょうど切 り替わるときのゲートーソース電極間の電圧であるスレ ッショルド電圧Vthが残留し、キャパシタ119のも う一端に印加される。その後に、W1をLLレベルにす るとノードaはノードbと切り離され、キャパシタ11 9は表示信号であるアナログ電圧Vdataと、TFT 114のスレッショルド電圧Vthの差電圧"Vdat a-Vth"を記憶する。最後にSD1をLLレベルに してTFT117をOFFにする。なお、P1がHレベ ルである時間、EL索子121に電流が流れて点灯する が、P1がHレベルである時間は、1フレーム期間より はるかに短く、これによる発光は無視できる。期間A2 では、他のラインの画素に書き込みをしているので、₩ 1、P1、SD1は変化しない。このとき、信号線D1 の電圧は変化するが、TFT113およびTFT117 が〇FFであるのでキャパシタ17が記憶したVdat a-Vthの電圧は保存されている。また、期間A2で は、画素112は点灯動作をする。期間A2の始めに、 P1にHレベルのパルスを供給する。すると、TFT1 5を通してキャパシタ120にHレベルの電圧が印加さ れ、TFT116はONになる。P1がLレベルになっ た後も、キャパシタ18がHレベルの電圧を記憶してい るので、TFT116はONの状態を保持し、EL素子 121に配線E1から電流が流れて発光する(プリセッ ト動作)。また、P1にHレベルのパルスを供給するの と同時にSA1をHレベルにすると、TFT118がO Nになり、キャパシタ119には信号線AT1の電圧が 供給される。そして、信号線AT1には、表示信号であ るアナログ電圧のとり得る範囲の最低電圧から最高電圧 へ一様に増加する三角波を入力する。期間A2において 時間が経過すると、信号線AT1の電圧は三角波に従い 徐々に上昇するので、画素112のノードaの電圧も上 昇する。信号線AT1の電圧と、画素112に期間A1 の時に書き込んだ電圧Vdataとが等しくなったと き、ノードaの電圧がちょうどTFT114のスレッシ ョルド電圧Vthになって、TFT114はOFFから ONに変化し、キャパシタ120の電荷がTFT114 を通して放電され、ノードbの電位はLレベルになる。 するとTFT116はOFFになり、TFT116を流 れる電流がOになってEL素子112は消灯する(リセ ット動作)。信号線AT1に三角波を入力するとき、信

ば、TFT114のスレッショルド電圧VthはP1は TFT114のソース電極の電圧を基準としているから である。つまり、信号線P1のLレベルの電圧は、三角 波に対して基準電圧となっている。最後にSA1を再び LLレベルにすることで、期間A2は終了する。以上の ように期間A2においてプリセット動作は表示信号にか かわらず期間A2の始めに行われ、リセット動作のタイ ミングは、表示信号であるアナログ電圧Vdataに依 存する。したがって、EL素子121の点灯と消灯時間 の比率は、表示信号であるアナログ電圧 V d a t a によ 10 って0%から100%まで変化できる。EL素子121 が発光状態のときにEL素子121の発光輝度ががほぼ 一定になるように、電源126から電流を供給すること で、画素112の平均輝度はCのON/OFFの時間比 率、すなわち表示信号であるアナログ電圧Vdataに よって制御することができる。したがって、表示信号で あるアナログ電圧信号Vdataによって各画素の平均 輝度を多段階に制御することができるので、本発明の第 四の実施例によって階調のある画像を表示することがで きる。さらに、信号線AT1~ATmに入力する三角波 20 た図である。 の傾斜角度に変化をつけるだけで、アナログ電圧信号V data-平均輝度の関係に対して容易にγ補正をする とともできる。なお、、図示された三角波に代えて、階 段状に電圧が増加する電圧波形のように時間経過に対し て電圧が不連続に増加する波形を用いてもよい。さら に、1フレーム内にEL素子が発光している時間は必ず 連続しており、動画像を表示しても擬似輪郭は発生しな い。さらに、1フレーム期間で各画素112に表示信号 を書き込む回数は1回であるので、書き込み回数が少な くでき、かつ、各画素112に表示信号を書き込む時間 を1フレーム全てに割り振る使うことができるので、書 き込み時間を長くできるので、高解像度化が容易であ る。したがって本発明の第四の実施例によって、ア補正 が容易で、動画に対して擬似輪郭が発生せず、高解像度 化が容易なELディスプレイを構成することができる。 本発明の第四の実施例の第一の変形例として、TFT1 16をpチャネル型の薄膜トランジスタで形成する構成 をすることもできる。この場合、TFT116はゲート 電位がHレベルのときにOFF、Lレベルの時にONに なるので、プリセット動作によりOFFになり、リセッ ト動作により反転してOFF状態になる。つまり、期間 A2におけるEL素子の点灯、消灯期間が反転する。結 果として、画素112の平均輝度はこのON/OFFの 時間比率、すなわち表示信号であるアナログ電圧Vda taによって制御することができるので、本発明の第四 の実施例と等価である。また、本発明の第四の実施例 は、本発明の第一の実施例の第二、第四の変形例と同様 な構造をとることができる。本発明の各実施例の画像表 示装置は、nチャネル型、あるいはpチャネル型の薄膜 トランジスタのみで画素回路を構成することができるの 50 図である。

で、両方のチャネル型が必要な画像表示装置に比べて製 造コストを低減する効果がある。本発明の各実施例の画 像表示装置は、携帯電話、TV、PDA、ノートPC、 モニタに適用することで、携帯電話、TV、PDA、ノ ートPC、モニタの擬似輪郭を防止し、ヶ特性を容易に し、髙解像度化を容易にすることができる。

22

【発明の効果】本発明では、1フレーム期間に各画素に 書き込む回数を1回ないしは2回と少なくしたので高解 像度化が容易である。さらに、信号線に入力する三角波 の傾斜角度に変化をつけるだけで、アナログ電圧信号V data-平均輝度の関係に対して容易にγ補正をする こともできる。さらに、1フレーム内にEL素子が発光 している時間は必ず連続しており、動画像を表示しても 擬似輪郭は発生しない。

【図面の簡単な説明】

[0007]

【図1】本発明の第一の実施例の画素およびその周辺の 回路を表した図である。

【図2】本発明の第一および第二の実施例の構成を表し

【図3】本発明の第一の実施例の駆動電圧波形、動作電 圧波形、動作電流波形、および、タイミングチャートを 表した図である。

【図4】本発明の第一の実施例の第二の変形例の画素の 回路を表した図である。

【図5】本発明の第一の実施例の第三の変形例の特徴を 表した図である。

【図6】本発明の第二の実施例の画素およびその周辺の 回路を表した図である。

【図7】本発明の第二の実施例の駆動電圧波形、動作電 圧波形、動作電流波形、および、タイミングチャートを 表した図である。

【図8】本発明の第一の実施例の第五の変形例の特徴を 表した図である。

【図9】本発明の第三の実施例の画素およびその周辺の 回路を表した図である。

【図10】本発明の第三の実施例の構成を表した図であ

【図11】本発明の第三の実施例の駆動電圧波形、動作 40 電圧波形、動作電流波形、および、タイミングチャート を表した図である。

【図12】本発明の第四の実施例の画素およびその周辺 の回路を表した図である。

【図13】本発明の第四の実施例の構成を表した図であ

【図14】本発明の第四の実施例の駆動電圧波形、動作 電圧波形、動作電流波形、および、タイミングチャート を表した図である。


【図15】EL素子を使った従来の画素の構成を表した

# 【符号の説明】


1…ガラス基板、2…走査回路、3…信号回路、11…表示領域、12…画素、13~16…TFT、17~18…キャパシタ、19…電極、21…EL素子、24…電極、25…スイッチ、26…電源、28…接地電極、31…スイッチ、32…電源、33~36…TFT、37~38…キャパシタ、39…電極、41…TFT、42…配線、43…基準電圧源、44…接地電極、51…ガラス基板、52…走査回路、53…信号回路、61…表示領域、62…画素、71~77…TFT、78~7\*10

23


\* 9…キャパシタ、81…EL素子、82…基準電流源、83…TFT (保護ダイオード回路)、84…抵抗器、86~87…電源、88…接地電極、89…共通電極、101…ガラス基板、102…走査回路、103…信号回路、104…三角波発生回路、111…表示領域、112…画素、113~118…TFT、119~120…キャパシタ、121…EL素子、122…電極、129…共通電極、151…画素、152~154…TFT、155…キャパシタ、156…EL素子。




【図4】


















[図6]



【図12】 【図11】 図12 図11 SD1 SA1 AT1 W2 ILED 0 SD2 (A) SA2 AT2 (B) [図13] 【図14】 図14 図13 ~103 P1 W1 Dí

AT1

ILED

n th Ene


(A)

(B)

125

【図15】

図15



フロントページの続き

Fターム(参考) 3K007 AB17 DB03 GA04 5C080 AA06 BB05 DD05 EE19 EE29 FF11 JJ02 JJ03 JJ04